臺積電正在研究的新型儲存技術

眾所周知，我們生活在一個數字大爆炸的時代，需要處理的資料比以往任何時候都多，儲存器在資料流中起著關鍵作用。儲存技術發展更迭50年，逐漸形成了SRAM、DRAM及Flash這三大主要領域。但是隨著半導體制造技術持續朝更小的技術節點邁進，傳統的DRAM和NAND Flash面臨越來越嚴峻的微縮挑戰；再加上由於這些儲存技術與邏輯計算單元之間發展速度的失配，嚴重製約了計算效能和能效的進一步提升。

因此，業界開始對新型儲存技術寄予厚望。越來越多的新型技術迅速湧現，例如將處理任務移到記憶體附近甚至是內部，分別對應為近存計算和存內計算，以此來提高效率。他們使用新型的儲存材料和機制來儲存資料。

臺積電作為追逐先進工藝的扛把子，對於新型儲存技術的佈局也是緊鑼密鼓，畢竟邏輯和儲存是晶片重要的兩條腿，一個也不能落下。臺積電在研的新型儲存器解決方案主要涉及磁阻式隨機存取儲存器（MRAM）、電阻式隨機存取儲存器 （RRAM）、相變隨機存取儲存器 （PCRAM）、鐵電RAM等。臺積電近年來積極推動將嵌入式快閃記憶體（sFlash）改成MRAM和ReRAM等新型儲存製程。

在新興的非易失性二進位制儲存器中，自旋轉矩傳遞RAM （STT-MRAM）、自旋軌道轉矩RRAM （SOT MRAM）和壓控MRAM （VC MRAM）因其工作電壓低、速度快和耐用性以及先進的CMOS技術相容性而特別具有吸引力。

臺積電研發STT-MRAM解決方案主要是用來克服嵌入式快閃記憶體技術的擴充套件限制。在2021年IEEE會議上，臺積電展示了嵌入16nm FinFET CMOS工藝的STT-MRAM的可靠性和抗磁性。

此外，臺積電還在積極探索SOT-MRAM和VC-MRAM，並與外部研究實驗室、財團和學術合作伙伴合作。臺積電的SOT-MRAM探索由高速（<2ns）二進位制記憶體解決方案驅動，該解決方案比傳統的6T-SRAM解決方案密度要大得多，同時也更節能。2022年6月，臺灣工研院宣佈，其與臺積電合作開發的低壓電流SOT-MRAM，具有高寫入效率和低寫入電壓的特點。工研院表示，其SOT-MRAM實現了0。4納秒的寫入速度和7萬億次讀寫的高耐久度，還可提供超過10年的資料儲存壽命。

RRAM

臺積電認為，AI和IoT所組成的強大組合AIoT，可能會在未來幾年推動半導體行業的增長。高能效機器學習需要具有低功耗的大容量片上儲存器。它可以同時支援 1T1R（1 個電晶體 + 1RRAM）和 1S1R（1 個選擇器 + 1RRAM）陣列架構。與傳統的1T1R架構相比，1S1R架構可以實現更高的密度並實現3D整合。2020年臺積電開始生產28nm電阻隨機存取儲存器（RRAM），這是臺積電為價格敏感的物聯網市場所開發的低成本解決方案。

2022年11月25日，英飛凌和臺積電宣佈，兩家公司準備將臺積電的RRAM非易失性儲存器 （NVM） 技術引入英飛凌的下一代AURIX™微控制器 （MCU），首批基於28奈米 RRAM 技術的樣品將於2023年底提供給客戶。目前，市場上的大多數 MCU系列都基於嵌入式快閃記憶體技術。RRAM的引入對MCU來說是一項新的革新，RRAM NVM可以進一步擴充套件到 28 奈米及以上。臺積電和英飛凌成功為在汽車領域引入RRAM奠定了基礎。

臺積電還在繼續探索新的RRAM材料堆疊及其密度驅動整合，以及可變感知電路設計和程式設計結構，以實現面向AIoT應用的高密度嵌入式RRAM解決方案選項。

PCRAM

相變隨機儲存器（PCRAM）是一種基於硫化物玻璃的非易失性儲存器。透過控制焦耳加熱和淬火，PCRAM在非晶態（高電阻）和晶體態（低電阻）之間過渡的電阻。儲存器的電阻狀態在很大程度上與非晶態區域的大小及其可控性和穩定性有關。這使得PCRAM細胞獨特地能夠儲存多個狀態（電阻），從而具有比傳統二進位制儲存器更高的有效細胞密度的潛力。PCRAM可以支援陣列配置，包括一個電晶體和一個儲存器（1T1R）陣列和密度更大的一個選擇器和一個儲存器（1S1R）陣列。

相變儲存器具有很有前途的多級單元 （MLC） 功能，可滿足神經形態和記憶體計算應用中不斷增長的片上儲存器容量需求。臺積電一直在探索PCRAM材料、電池結構和專用電路設計，以實現AI和ML的近記憶體和記憶體計算。臺積電的一篇論文中指出，他們提出了三種新穎的 MLC PCM 技術：1）裝置需求平衡，2）基於預測的MSB偏置參考，3）位優先佈局，以解決神經網路應用中的 MLC 裝置挑戰。使用測量的 MLC 誤位元速率，所提出的技術可以將 MLC PCM 保留時間提高105倍，同時將ResNet-20推理精度下降保持在3%以內，並在存在時間阻力漂移的情況下，將CIFAR-100資料集的精度下降減少 91% （10。8X）。如下圖所示。

臺積電在PCRAM上的研究（圖源：IEEE）

Ferroelectrics

2011年在摻雜HfO2 ALD多晶薄膜（<10 nm）中發現鐵電性（FE）引發了學術界、研究機構和工業界的大量研究。其主要原因有：一，鐵電材料可與當前的CMOS加工工藝相容；二，鐵電材料高速（<100 ns）和低開關能量操作使FE儲存單元成為新興非易失性儲存應用的重要探索課題。除了具有兩種穩定極化狀態的典型記憶單元外，由於存在多個極化域的多個有效極化狀態，FE記憶單元也具有潛在的適用性，用於AI/ML模擬突觸，這也已在多晶鐵電薄膜的文獻中得到證明。

臺積電正在探索鐵電薄膜和堆疊及其可控性、狀態保持性、永續性和可擴充套件性，以實現與先進CMOS技術整合的高密度、高容量數字儲存器。臺積電表示，重複迴圈後殘餘極化的退化是可靠性的主要問題，下圖是鐵電 HfZrO 的疲勞表徵及其恢復行為進行的研究。

鐵電HfZrO的疲勞表徵及其恢復行為（圖源：IEEE）

選擇器（Selector）

但是要實現高效能和節能的高密度非易失性儲存器，除了上述這幾大新型的儲存材料之外，臺積電還在索新的選擇器材料、器件和工藝。

選擇器是一種兩端裝置，它在高於特定電壓時開啟，否則保持關閉狀態。可以透過使用1S1R 結構（1個選擇器+1個儲存器配對）作為構建塊來實現高密度儲存器架構（例如交叉點陣列）。當這樣的儲存器陣列被適當地偏置以操作選定的儲存器單元時，來自未選定的儲存器單元的潛行電流可以被串聯連線到每個儲存器單元的選擇器消除。為實現高效能，開發符合特定非易失性儲存器特性的選擇器至關重要。

選擇器的關鍵要求包括通態與斷態電流比（非線性）、高通態電流密度、快速開關速度、高耐力迴圈、高熱穩定性、易於工藝整合、以及與儲存元件的操作相容性。

目前業界正在研究四種主要型別的選擇器：Ovonic閾值開關 （OTS）、金屬-離子閾值開關、絕緣體-金屬過渡和隧道勢壘型別。使用OTS選擇器和 PCRAM 的交叉點儲存器陣列作為儲存級儲存器已經投入生產，但仍有很大的改進空間。高工作電壓是關鍵問題之一。為了更有效地與邏輯平臺一起工作，選擇器和非易失性儲存單元的總工作電壓應與邏輯平臺電源電壓相容（例如，高階節點為 1。5V）。

低壓選擇器對於高密度非易失性儲存器的低功耗操作至關重要。臺積電的一項研究中表明，基於無砷硫族材料的選擇器在閾值電壓~1。3V和洩漏電流~5nA的情況下，具有超過10 11個迴圈的高壽命。耐久性的提高歸因於適當的摻雜劑抑制相分離，形成更穩定的非晶網路。

臺積電基於無砷硫族化物材料的選擇器

（圖源：IEEE）

寫在最後

就目前新型儲存的商用化進度來看，臺積電和英飛凌基於RRAM合作的MCU算是比較快的革新進展，RRAM將有望成為快閃記憶體的替代品。過去幾乎所有的MCU細分市場都使用NOR Flash，但是快閃記憶體的微縮化步伐完全趕不上CMOS邏輯的微縮，快閃記憶體MCU的量產代際仍停留在40nm節點，而MCU卻已經開始向28nm邁進，而且到了22nm世代以後，CMOS邏輯的電晶體走向FinFET立體化，快閃記憶體的MCU研發技術將極其困難。所有的新技術都需要各個產業鏈的通力支援，臺積電作為晶圓代工這一產業鏈上的重要角色，在推動新型儲存發展方面起著很大的作用。

而MRAM則有望成為SRAM的替代品。臺積電作為先進工藝界的帶頭人，早就感知到了SRAM的微縮排入極限。此前，臺積電的一篇論文中表示，SRAM的微縮似乎已經完全崩潰。據WikiChip的報道，在2022年的第68屆年度IEEE國際電子器件會議 （IEDM） 上，臺積電談到其新的N3節點中高密度SRAM位單元大小根本沒有縮小，在0。021μm²處與他們的N5節點的bitcell大小完全相同。然而，在0。0199μm²，它只有5%的縮放（或0。95倍收縮）。也就是說，臺積電的N3B和N3E雖都提供了1。6倍和1。7倍的晶片級電晶體縮放，但SRAM卻只有1倍和1。05倍的縮放。所以對MRAM，臺積電進行了多種研究性嘗試。

從臺積電的佈局中可以看出，臺積電採取的是“廣撒網，遍撈魚”的策略，對所有的新型儲存技術都進行探索，因為每個新型儲存技術都有其獨到的優勢，未來在儲存領域不一定只有一個贏家。

（本文內容編譯自臺積電。）