再次拯救摩爾定律：一文了然GAA晶片技術

2020 年 9 月 16 日，蘋果在秋季第一場新品釋出會上推出了 A14 仿生晶片，在 5nm 工藝節點上成功搶得先機。

接下來，猶抱琵琶半遮面的華為麒麟 9000 系列晶片也將在 10 月 22 日隨 Mate40 系列手機一起推出，採用的自然也是 5nm 工藝。

而 12 月 1 日 - 2 日，高通會在 2020 年驍龍技術峰會上釋出新一代 5nm 旗艦晶片驍龍 875，為安卓終端提供更廣泛的支援。

這些晶片排隊釋出，意味著半導體工藝 5nm 的時代正在全面到來。

其實，當看到 5nm 的蘋果 A14 晶片釋出時，小編心裡突然湧上一陣感慨，半導體的製程工藝，從 10nm 到 7nm 再到現在的 5nm，進化的幅度越來越小，但每進一步，都是整個行業付出巨大研發成本的結果。

相信大家平時重新整理聞時已經有所瞭解，晶片的製程工藝越來越小，等於電晶體越做越小，當工藝越來越接近極限時，難度就會呈指數級上升。

彷彿一個學生，將考分從 60 分提升到 80 分也許不難，但將分數從 95 分提升到 100 分，就很不容易。

最好的例子就是晶片巨頭英特爾在 14nm 節點長達 5 年的停滯，一度讓 “摩爾定律已死”的言論甚囂塵上。

好在另一方面，臺積電和三星在製程技術上突飛猛進，從 10nm 到 7nm 再到今年的 5nm，一路順利推進，並超越了英特爾。

儘管後兩者在製程名稱上有玩 “數字遊戲”的成分，但他們對推進半導體制程技術進化、延續摩爾定律所做的貢獻有目共睹。

這些年來，晶片製程工藝能夠不斷微縮，效能可以不斷增強，都有賴於整個半導體行業以及學術領域的勇敢創新和不懈努力。

而當節點進一步微縮，5nm 之後的 3nm、2nm、1nm，新的問題又會出現，甚至原來拯救摩爾定律的 3D FinFET 電晶體都將無法應對極限微觀世界的要求。

接下來，我們會越來越頻繁地聽到一個新名詞——GAA（環繞式柵極技術電晶體）。

什麼是 GAA 環繞式柵極技術電晶體？這篇文章IT之家就和大家一起了解一下。

1、從 3D FinFET 到 GAA，5nm 之後就靠它了

作為取代 3D FinFET 電晶體的全新技術，其實 GAA 環繞式柵極技術電晶體和 3D FinFET 有著千絲萬縷的聯絡，因此我們需要從 3D FinFET 電晶體說起。

在《臺積電 5 奈米吊打英特爾 10 奈米？別糾結了，這只是 “數字遊戲”》一文中，其實IT之家已經為大家介紹過 3D FinFET 電晶體，這裡再簡單回顧一下。

其實所謂電晶體，用通俗易懂的話來講，就是用半導體材料製作的電流開關結構。左邊一個源極（半導體），右邊一個漏極（半導體），中間加個柵極（金屬），讓柵極來控制電流從源極到漏極的通斷。

在過去，柵極和源極、漏極之間接觸的地方是一個平面，形狀差不多是一個矩形，柵極正是依靠這個接觸面來對源極和漏極的電流進行控制。

可是，電晶體越做越小，這個接觸面的寬度（其實就是柵極的寬度）也越來越窄，當窄到一定程度時（大概是 20nm 左右），柵極對電流的控制力就會大幅減弱。

控制力減弱，就會導致源極的電流穿透柵極，直接和漏極導通，這種情況叫漏電。很顯然，漏電不是個好事情，它會導致晶片發熱量急劇上升。

所以半導體工藝進化之路在 20nm 左右曾一度面臨停滯，摩爾定律遭受威脅。

怎麼辦呢？其實只要柵極和源極、漏極之間的接觸面積足夠大，就能控制住電流。這個接觸面的寬度不能增加，那就只能增加長度了。

1999 年華人教授胡正明帶領加州大學伯克利分校的研究團隊發明了 FinFET 電晶體技術和 UTB-SOI 技術，解決了上面說的問題。

其中，FinFET 電晶體技術是我們聽過最多的。它的解決思路就是改造電晶體的結構，將源極和漏極做成像鰭片一樣直立的樣子，然後讓柵極三面包圍住鰭片，就像下面這樣。

這樣，等於是讓柵極的寬度不變，透過巧妙地增加長度，來大大增加接觸面積，從提升對電流的控制。

換句話說，原來只有一個接觸面，現在有三個了，哪怕柵極寬度在進一步縮小，也不怕。

由於這種鰭片結構是立體的形態，所以也叫做 3D FinFET。

3D FinFET 技術的出現解決了電晶體工藝縮小引發的漏電的問題，讓半導體的製程可以進一步推進。

隨後，經過十多年的產業化推進，英特爾在 2011 年首先推出了使用 22nm FinFET 工藝的第三代 Core 處理器，這標誌著摩爾定律的延續。

胡正明教授也被人們稱為 FinFET 教父，以及 “拯救摩爾定律的男人”。

而 3D FinFET 技術也伴隨著半導體產業發展，一路走到今天的 7nm、5nm 時代。

但是，隨著晶片製程的進一步微縮，到了 5nm 之後的 3nm、2nm 等等，3D FinFET 也將迎來它的極限，鰭片距離太近、漏電重新出現，物理材料的極限都讓 3D FinFET 電晶體難以為繼。

還有隨著工藝微縮，假如原來一個 FinFET 電晶體上可以放三個鰭片，現在只能放一個，所以就得把鰭片增高。可是鰭片越來越高，到一定高度後，很難在內部應力作用下保持直立，FinFET 結構就很難形成了。

總之就是，5nm 之後，3D FinFET 也不能用了。

這時候，就輪到 GAA 環繞式柵極技術電晶體技術登場了。

GAA 全稱 Gate-All-Around ，是一種環繞式柵極技術電晶體，也叫做 GAAFET。它的概念的提出也很早，比利時 IMEC Cor Claeys 博士及其研究團隊於 1990 年發表文章中提出。

其實 GAAFET 相當於 3D FinFET 的改良版，這項技術下的電晶體結構又變了，柵極和漏極不再是鰭片的樣子，而是變成了一根根 “小棍子”，垂直穿過柵極，這樣，柵極就能實現對源極、漏極的四面包裹。

看起來，好像原來源極漏極半導體是鰭片，而現在柵極變成了鰭片。所以 GAAFET 和 3D FinFET 在實現原理和思路上有很多相似的地方。

不管怎麼說，從三接觸面到四接觸面，並且還被拆分成好幾個四接觸面，顯然，這次柵極對電流的控制力又進一步提高了。

此外，GAA 的這種設計也可以解決原來鰭片間距縮小的問題，並且在很大程度上解決柵極間距縮小後帶來問題，例如電容效應等。

總之，在 GAAFET 技術的巧妙幫助下，半導體制程工藝的進化之路還將進一步往前走，並將成為 5nm 之後大家經常聽到的關鍵詞。

2、三星、英特爾和臺積電，同樣的態度，不同的進展

GAAFET 技術如此重要，顯然目前晶片代工的三巨頭英特爾、三星和臺積電都在積極備戰，準備在 5nm 之後的節點上大幹一場。

首先要說明的是，前面我們講到源極到漏極的 “小棍子”，只是舉例，實際上也可以是其他形狀，例如圓柱狀、甚至是板狀的等等。

就這一點，目前行業裡分幾種方案：

奈米線，就是採用圓柱或者方形的截面；

板片狀，顧名思義，就是源極漏極的半導體設計成水平的板塊狀，通常會堆疊多個穿透柵極；

六角形截面；

奈米環技術，就是穿透柵極的半導體為環形截面。

在三巨頭中，目前最積極高調的是三星，他們採用的是第二種方案，也就是堆疊的板片狀方案。目前三星也是三巨頭中唯一一家公佈自己在 GAA 上詳細技術方案的企業。

三星還給自家 GAA 技術取了個獨特的名字：Multi-Bridge Channel，簡稱 MBCFET。

三星表示，他們會在 3nm 這一節點上使用 MBCFET 技術。MBCFET 相比奈米線技術擁有更大的柵極接觸面積，從而在效能、功耗控制上會更加出色。

就板片狀的技術方案來說，三星透露其目前設計每個電晶體上堆疊 3 條板片，板片厚度為 5nm，板片之間的距離為 10nm，同時柵極長度為 12nm 等。

在具體表現方面，三星還稱第一代的 3nm MBCFET 相比 7nm FinFET 會有 35% 的效能提升，功耗會降低 50%，芯片面積則會縮減 45%，電壓則可以下降到 0。7V。

三星更是信心滿滿地表示，2020 年底，他們的 MBCFET 就可以開始風險試產，2021 年有望大規模量產，同時 2021 年他們還會推出第一代 MBCFET 的最佳化版本。

值得一提的是，三星在 GAA 上也嘗試了其他技術方案，不同方案在效能、功率方面的表現也不同，未來可以根據晶片應用場景的差異來匹配對應的方案。

相比三星的激進，臺積電這邊就相對保守了，目前他們已經表示，3nm 節點上將會繼續打磨 FinFET 技術，而不是急於上馬 GAAFET。

主要原因是臺積電切入 GAA 技術的時間相對晚於三星，同時也為產業鏈平穩過渡考慮。

至於什麼時候會使用 GAA 技術，官方還沒有明確公佈。但根據外界的訊息，臺積電會在 2nm 節點上採用 GAA 技術。

臺積電已表示，2nm 研發生產將落腳新竹寶山，將規劃建設 4 個超大型晶圓廠，投入 8000 名工程師，目前已經交付研發，根據規劃，2nm 工藝預計會在 2023 年開始風險試產，2024 年量產。

至於英特爾，按照他們的進度，2021 年會推出 7nm 工藝，採用的仍然是目前的 SuperFinFET，而到 2023 年，他們會在 5nm 這個節點上放棄 FinFET 電晶體，轉向 GAA 環繞柵極電晶體。這個訊息來自產業鏈，並非英特爾官方公佈，但此前英特爾曾表示，將在 5nm 工藝重新奪回領導地位，由此來看，他們在 2023 年的 5nm 節點上推出 GAA 工藝是大機率會發生的。

3、半導體行業還沒有到極限

就像 FinFET 工藝拯救了晶片產業，在 5nm 之後的時代，GAAFET 也將成為帶領半導體行業進一步發展的關鍵。當然，在這背後，每前進一步，都是行業付出巨大努力的結果。

就以 GAA 技術來說，三星透露其自家 3nm GAA 的研發成本比 5nm FinFET 更高，有可能超過 5 億美元，巨大的研發成本首先就是擺在行業面前的一道坎。

同時 GAAFET 的工藝製造難度也是極高的，具體的細節這裡就不說了，最難的地方自然是如何讓柵極環繞源極和漏極的奈米線，這裡面的工藝極其複雜，也只有對 FinFET 技術爐火純青的半導體巨頭才能應對這樣的技術挑戰。

此外，和 GAA 技術配套的 EUV 極紫外光刻技術也需要進一步成熟，解決光刻功率不夠以及光子噪音等問題。

但好訊息時，因為 GAA 相當於傳統 FinFET 的 “改良版”，因此生產製造的很多技術細節和步驟是可以共用的，這意味著像三星、臺積電和英特爾這些對 FinFET 技術非常熟悉的巨頭，在 GAA 技術過渡時可能會比過去更加順暢，產業化的時間也可能會更短。

最後，IT之家想說的是，GAA 技術的推進，的確在很大程度上推進半導體工藝特別是先進製程上的發展。但隨著製程技術越來越接近物理極限，想要把晶片繼續做薄做小，先進製程也並不是唯一的道路，材料、封裝等也都可以稱為突破的道路。

前面我們說到的胡正明教授曾經說過：

FinFE 證實了這個產業還有很多可以用我們的智慧來解決的問題，我還真是看不到半導體產業發的極限。

這句話放在 GAA 上也適用，或者說，只要這個世界仍然對運算有需求，半導體行業的人們就會想出智慧的解決方案來拓寬行業的天花板，用他們的技術讓這個世界更加美好。