7nm、5nm、3nm？晶片工藝的極限在哪裡？製程小的晶片有什麼優勢

眾所周知，前段時間臺積電宣佈開始試產5nm晶片了，而在此之前臺積電也是全球第一家量產7nm晶片的代工企業。

而另外像格芯目前已明確表示不再研究10nm以下的晶片製造技術，並且這樣的晶片代工企業並不只有格芯一家。

那和製程越先進，晶片到底會有什麼樣的變化？極限又在哪裡？為何有些企業不斷的在探索晶片製程的極致，比如臺積電，有企業卻只止步於10nm工藝了？

先說說晶片製程是什麼，我們知道晶片是由很多的電晶體組成的，比如麒麟980裡面就積成了69億個電晶體。那麼製程多少則是代表電晶體的尺寸，比如麒麟980是7nm工藝，則代表電晶體是7nm長的，製程越先進，電晶體越小。

那麼當晶片製程越先進，晶片就會生產以下的變化：

1、當芯片面積大小相同時，製造越先進，晶片中塞進去的電晶體就越多，效能變強。

2、如果在同樣數量的電晶體前提下，製程越先進，則芯片面積會變小，能耗變小。

但一般而言，晶片製程越先進時，晶片會朝以上兩個方向同時發展，即電晶體數會變多，同時芯片面積也會適當變小一點點，比如麒麟980比麒麟970面積變小，電晶體變多，然後效能變強，能耗變小。

但由於矽是由矽原子組成的，最小的電晶體也至少要比矽原子大吧，目前已知矽原子的直徑大約是0。22nm，再考慮到原子之間的距離，理論極限至少是0。5nm，但估計沒人誰可以達到。

而要讓製程變得更先進，代價非常大，畢竟到奈米級別的電晶體，每精細一點點，需要的投入呈幾何倍增長。

當達到10nm級別的製程時，越往下研究，難度越大，門檻越高，投入也越大，所以一些晶片代工廠就放棄了往下鑽研了，畢竟目前80%以上的晶片都是10nm及以上工藝製程的。