第九屆晶芯研討會“新時代先進封裝技術發展和應用”

第九屆晶芯研討會

“新時代先進封裝技術發展和應用”

已經成功舉辦了！

會議當天，四位演講嘉賓的精彩分享

引得線上聽眾踴躍提問

由於時間原因

很多問題都嘉賓們都未能及時回覆

現在主辦方與演講嘉賓共同整理了問題彙總

接下來

快來看看您的問題有沒有被解答呢？

講師專業解答

李揚老師

AcconSys奧肯思（北京）科技有限公司 SiP技術專家

問

1、請問老師，這項技術應用的穩定性如何？優勢有哪些？有哪些技術應用案例分析介紹一下好嗎？

答

先進封裝和SiP的特點就是在封裝級別進行整合和系統重構，因此帶來了系統小型化，低功耗，高效能的特點，穩定性是沒有問題的。

問

2、射頻器件封裝工藝如何改進？

答

射頻器件一般對封裝有特殊要求，例如對引腳阻抗有要求，需要採用不同型別的端子，但射頻器件一般引腳數量較少，設計靈活，封裝工藝可根據專案的需要進行改進。

問

3、模擬軟體有哪些呢？

答

模擬軟體包括 電磁模擬，熱模擬，力學模擬等，例如HyperLynx ，FloTHERM，ANSSY等。

問

4、剛才提到的EDA工具是哪家的啊，國內的還是國外的，目前國內封裝用EDA進展如何？

答

本PPT中講解的EDA工具來源於Siemens EDA， XSI， XPD， 國產EDA發展很快，目前 也有相應的工具，例如 UniVista Integrator。。

問

5、這套軟體與cadance，altiumdesinger，ansys模擬分析有哪些技術難度？特別是ic模型設計及建模方面。

答

模擬分析中模型當然是最重要的，也是最有難度的。

一般器件模型是由廠家提供，模擬工具多用於抽取互連模型，將兩種模型結合起來透過模擬引擎就可以得到模擬波形。如果自己需要對晶片進行建模，需要對晶片的各種電氣引數有詳細的資料，結合工具提供的建模嚮導，可以自行建立器件模型。

問

6、在軟體內能進行si intetpose和基板的可製造性檢視嗎？

答

DFM可製造行檢查是可以在軟體中進行的，一般DFM可分為DFF基板檢查和DFA裝配檢查，目前，EDA工具都具備這方面的功能。

問

7、2.5D-4D的生產流程，焊接過程是反覆多道工序進行，還是一次或二次SMT 迴流焊可完成？

答

一般是多次的，因為晶片比較多，並且可能包含多塊基板，應根據不同工藝對焊料的溫度要求，合理安排溫度梯度。當然，實際操作中，需要儘可能地減少加熱的次數，避免對產品可靠性造成影響。

問

8、老師，請教一下3D的散熱怎麼解決？

答

主要從材料和結構設計方面進行考慮。

首先，不同材料的散熱係數有比較大的差異，針對不同的散熱要求選擇合適的材料。此外，不同的結構也會造成傳熱透過熱阻的不同。散熱設計主要應考慮如何降低熱阻，使得內部熱量能順利傳遞的外部，避免區域性過熱。

問

9、堆疊封裝晶片設計中，是否會對封裝工藝的具體實現形式進行定義？比如對於dicing工藝，是鐳射隱切、機械切割、還是plasma dicing，是否會從設計層面定義後面的工藝？

答

設計工具目前還不能定義這些特定的工藝。當然，如果不同的工藝能夠體現在設計規則上，則可以透過定義特定的設計規則實現針對特定工藝的設計，DFx中的x就可以指向特定的工藝。

問

10、ADS能模擬封裝設計嗎？

答

可以的，ADS主要針對射頻模擬。ADS並不擅長針對大規模數位電路的封裝設計，因此，需要結合其他廠家的工具。

問

11、目前那幾家封裝公司又做2.5D和3D的能力？

答

目前2。5D能做的公司比較多，一般OSAT都可以支援。3D需要晶片本身的支援，因此多由Foundry廠來實現，例如我們熟知的TSMC，intel和Samsung。

問

12、設計規則需要結合產線嗎？

答

是的，設計規則需要和產線的生產能力相匹配，嚴格遵守DFM，這樣才能提高成品率，並避免返工。

問

13、如何處理SiP封裝中電磁干擾問題？

答

可以透過模擬工具來解決互連中的串擾問題，對於器件的電磁干擾，可以透過遮蔽來處理，例如現在SiP中常用的濺射遮蔽Sputtering Shielding等。

問

14、第一次聽說4D,目前用在哪些產品上？

答

4D整合的概念是我首次提出來的，主要是指基板進行了彎曲和摺疊的整合方式，其靈活性比較高，可用在很多領域，例如內窺鏡，全景相機，多方位探測的領域，詳細設計方法可參考我的新書《基於SiP技術的微系統》的第17章。

問

15、設計是否可以在光晶片上面應用？

答

具體要看什麼樣的需求，設計工具是開放的，只要能實現使用者的設計需求，並輸出相應的生產檔案，以及相應的資料用於模擬和驗證。因此，光晶片也是可以支援的。

問

16、如何快速學會模擬工具？

答

這個沒有捷徑可走，需要了解模擬基本原理圖，熟悉模擬工具，然後結合實際專案，只有完成幾個實際專案後才可以說學會了工具。

問

17、像2.5D/3D封裝用的主流塑封料是什麼？

答

2。5D/3D封裝一般不會進行塑封，這樣更利於散熱，通常對Bump進行底部填膠加固即可。此外，為了保護晶片可在封裝上方安裝金屬保護蓋。

問

18、現在先進封裝可靠效能否參考JEDEC標準？

答

目前應該還沒有相應的JEDEC標準，先進封裝技術發展很快，又具備整合的功能，因此其標準的制定和完善也需要時間。當然，有些可靠性引數可以參考以前傳統封裝的標準，具體數值可能需要修正。

問

19、如果測試過程中探針接觸電阻1歐姆， 對PI影響是不是很大？

答

應該是有影響的，測試裝置在測試時應做到對被測系統的影響最小。具體有多大的影響，還需要看測試的引數和測試要求，可以結合軟體模擬和測試進行比對來判斷。

問

20、訊號完整性如何保障？

答

訊號完整性除了需要考慮訊號完整性SI本身之外，還需要考慮電源完整性PI，串擾和EMI等因素，因此，最好有模擬工具來保障。在設計前期，可透過假定分析，確定設計方案和設計規則；設計完成後，透過模擬驗證，確認設計引數滿足要求後再投產，從而達到一版成功。

講師專業解答

吳文英總經理

北京北方華創微電子裝備有限公司

先進封裝&功率器件業務發展部總經理

問

1、2.5D和3D封裝異同點哪些？

答

3D通常是實現了晶片與晶片的堆疊，2。5D還是晶片二維層面的整合。

問

2、北方華創的裝置可以做到高深寬比最多多少呢（>50:1?）？目前業界的TSV的深寬比通常為多少，其直徑在什麼範圍呢?

答

業界深寬比目前在10：1~20：1左右，刻蝕如剛才所講，可以實現近70：1刻蝕，PVD可實現15：1左右，直徑目前看到的在1μm-10μm之間居多。

問

3、裝置都是封裝廠採購嗎？一條線價格多少？

答

基本都是封裝廠採購，個別是下游客戶定製。

問

4、請問，PEALD能做瓶內曲面鍍膜嗎？二氧化矽

答

取決於具體尺寸，可以試一下

問

5、請問現在銅在TSV裡面的臺階覆蓋有哪些線上檢測的方法？

答

業界通常還是採用線下切片的方式來檢測（TEM等），線上檢測的方法目前還沒有聽說。

問

6、在加工TSV PVD SYSTEM的工液廢液的處理，是否需要建一套經國家相關部門審查合格的相應的廢水處理系統， 才能排放？

答

PVD機臺本身產生的水一般是經過去離子水過濾器處理的，水中沒有其他的化學物質、汙染元素等，是比較純淨的。

問

7、請問WLP和WLCSP二者的區別在哪裡？如何瞭解是不是玻璃的封裝？

答

WLP泛指晶圓級封裝，WLCSP是強調封裝後的面積與晶片自身面積一致。

問

8、當前主流TSV Etch CD window在什麼range，極限在哪裡？同FEOL ETCH tool比，TSV ETCH tool的工藝難點在哪裡？

答

目前看到的CD範圍多在1μm-10μm左右，極限在於深寬比高到一定程度之後，給種子層，電鍍等帶來的一些挑戰。與FEOL相比，TSV Etch因尺寸相對較大，要求高速、垂直、同時在BOSCH工藝下實現低粗糙度的刻蝕。

問

9、請問下做TSV幹法刻蝕，深寬比做到35：1以上的那些wafer，刻蝕掩膜是光刻膠還是混合的掩膜？

答

一般是hardmask，即SiO2 SiN等，因為隨著深寬比增加，如果採用PR膠做掩膜，意味著要很厚，而開口這種情況下又比較小，光刻的難度會增加。所以通常會用hardmask

問

10、descum裝置，2.45GHz遠端微波和13.56MHz射頻，兩種方案的對比情況？包括工作溫度、損傷、均勻性等哪種方案共有優勢？

答

微波比射頻工作溫度更低，損傷更小，均勻性通常與硬體有關。

問

11、您對功率電子國產化的看法？北方華創微電子在國產化方面有哪些佈局？

答

北方華創在裝置關鍵零部件一直在致力於國產化，不斷在跟上游合作驗證。

問

12、TSV可以用鐳射來鑽孔嗎？

答

可以，不過鐳射鑽孔的孔側壁粗糙度較大，開口尺寸也受限，故取決於設計對於TSV孔的具體要求，來決定是用鐳射還是幹法刻蝕的方法。

講師專業解答

華佑南博士

勝科奈米（蘇州）股份有限公司副總裁

問

1、RDL不同層金屬之間有較大接觸電阻，老師有什麼建議嗎？

答

若是高阻位置已知，可以考慮

（i）大尺寸缺陷結構（如空洞等）可以考慮用FIB-SEM/TEM。

（ii）若是奈米尺寸的缺陷，RDL異常介面層，需要TEM分析。若是位置未知，需要電性失效定位，在進行相關的物理化學失效分析。

問

2、對於晶圓鍍焊料的擴散程度或者宏觀的粘結牢靠度有怎樣的測試手段和測試方法？

答

關於這個問題：

（i）宏觀的粘結牢靠度測試：這個封裝廠應該又相應的測試，pull/peeling test。

（ii）鍍焊料的擴散程度： 對於失效品，可以考慮FIB/SEM/TEM， 分析bonding interface， 已經形成的IMC的厚度，形貌，介面的材料擴散，微觀結構。

問

3、請問金屬表面汙染檢測的常規手段有哪些？

答

關於金屬表面汙染檢測，勝科奈米有不少分析手段供選擇，例如EDS能譜，Auger，XPS和TOF-SIMS等等，根據不同的樣品我們會推薦相應有效的分析技術。

問

4、華博可以介紹下，勝科奈米在晶片可靠性方面的技術麼？

答

勝科奈米2020年在蘇州建立了國內最大的CPU級別的可靠性分析實驗室。可以參考附件。

問

5、咱們可以做動態應力的模擬嗎？

答

這個我們目前還沒有做。但我們希望和你進一步討論，如果有需求，我們可以公司內部R&D立項合作。

講師專業解答

於大全老師

廈門雲天半導體科技有限公司 董事長

問

1、有TSV裝置介紹麼？

答

國內：TSV北方華創有矽刻蝕、PVD；拓荊科技有PECVD，盛美半導體有電鍍填充，華海清科有CMP

問

2、老師請問圓片級封裝對晶片封裝膠的要求有哪些可靠性要求？

答

一般來說封裝需要過pre-con（MSL 1/2/3， 視行業而定），TC1000 cycle，uHAST 96Hrs， HTS， LTS， HTOL等可靠性要求。

問

3、請問下用tsv 技術在引線時，如何解決訊號之間的串擾問題？

答

要透過設計模擬，對於很高頻率TSV可以用特殊結構，比如同軸，側壁用聚合物絕緣。

問

4、矽介質基板能做幾層？高速訊號需要完整的地平面，在矽介質是否需要？

答

矽基板可以做到4層；需要地平面。

問

5、大批次鐳射誘導的玻璃通孔目前能達到什麼指標呢？能和矽通孔做競爭嗎？在某些領域能替代矽嗎？

答

開口25微米，5：1深度可以；用石英玻璃會更好，但成本高些；在不需要高深寬比和超細RDL方面可以競爭。在IPD、天線等器件或中介層可以替代矽。

問

6、射頻模組FC的話，散熱會不會不太好呢?

答

可以用散熱好的基板，沒問題。

問

7、請問下多層玻璃鍵合是什麼工藝做的呢？中間電連線是直接壓觸嘛？

答

可以透過金-金或銅-錫來鍵合。

問

8、於老師，請問下你對image sensor CSP封裝的未來發展怎麼看？

答

有前途，TSV封裝量會增多。

問

9、請問在玻璃TGV基板上能夠作多少層佈線？

答

上下可以各3層左右。

問

10、無論咱們現在的使最大加工是八寸的嗎？還有咱們的加工起訂量是多少？

答

一期廠房主要是4‘’和6‘’為主，二期廠房2022年Q2投產，屆時可進行8-12‘’產品加工。

問

11、TGV基板上能夠做金絲鍵合嗎？可靠性怎麼樣？

答

TGV基板上化鍍鎳鈀金或電鍍金後可以金絲鍵合。

問

12、現在玻璃基板的尺寸、fanout路數以及支援的速率是多少呢？

答

具體要結合下您的設計來看，目前是8寸，6月可以到12寸；支援速率可以到77GHZ以上。

問

13、玻璃基板介電常數是多少？

答

不同的玻璃材質對應的DK值是不同，石英玻璃最小。

問

14、請問你們玻璃表面的線寬線距2/2um銅厚是多少？銅面Roughness能做到多少？

答

可以做CMP，粗糙度可以10奈米。

問

15、玻璃基板的玻璃是否是特製玻璃？

答

玻璃材質有多種，具體使用會根據整體電性等需求進行選擇，有很多玻璃可以選。

問

16、請教一下針對臺積電提出的bumpless，您有沒有什麼看法？成功率怎麼樣？

答

會成功的，因為有需求支撐，以後手機裡的AP處理器就會用。

問

17、請問先進封裝產業對FlipChip固晶機的國產化及合作開發是否有期待？若有，主要的需求在於何種裝置？

答

FC很重要的，國內有幾家在做，高階機還有差距。

關於我們

《半導體芯科技》中國版（SiSC）是全球知名權威雜誌Silicon Semiconductor的“姐妹”雜誌，由香港雅時國際商訊出版，報道最新半導體產業新聞、深度分析和權威評論。為中國半導體行業提供全方位的商業、技術和產品資訊。《半導體芯科技》內容覆蓋半導體制造、先進封裝、晶片生產、積體電路、MEMS、平板顯示器等。雜誌服務於中國半導體產業，從IC設計、製造、封裝到應用等方面。