異質整合能否成為半導體技術超車的新機遇？

目前行業內主流的半導體積體電路有兩類，一類是元素半導體，另一類是化合物半導體。矽和鍺是比較主流的元素半導體，元素半導體是間接帶隙半導體，有較低的電子遷移率和較低的電子漂移速度；其優點是高量產、低成本，整合度和複雜度高，同時有較強的數字訊號處理能力；但元素半導體也有其相對的侷限性，如使用元素半導體制成的產品在高頻工作的狀態下效能相對較差，功率、噪聲控制、動態範圍方面存在不足。

第二類則為化合物半導體，是直接或簡介帶隙半導體，它們具有較高的電子遷移率和電子漂移速度；在高頻/超高速混合電路、光子電路中效能優秀，具有高擊穿電壓、高線性度；同時具有高功率、低噪聲的

優

點；

化合物半導體的整合度和規模較低，成本較高，實現複雜功能的能力有限。

兩類半導體材料的特性就導致了單一半導體工藝積體電路具有一定的侷限性，以毫米波收發前端系統為例，不同的器件對技術的要求不同。例如，功率放大器需要大功率高效率，開關需要低插損，耐功率，滿足這種要求的材料則是GaAs/GaN/InP；而多通道收發機則要求高階程度、低成本，這就需要CMOS/SiGe。

在這種需要之下，異質整合技術的概念出現了。

異質整合技術出現

回溯半導體產業的前沿技術的發現，大多是先在軍事領域發展，再應用於民用領域。半導體異質積體電路技術也是如此，美國國防部高階研究計劃局（DARPA）在20世紀90年代末提出了這一概念——根據應用需要，將不同的化合物半導體高效能器件或晶片、矽基低成本高整合度器件或晶片與無源元件或天線，透過小晶片微米級組裝、單片異質外延生長、外延層轉移、異質鍵合等方式，實現異質晶片或電晶體的互連。

異質積體電路示例

異質整合技術主要應用於微系統，前文曾提到過不同的半導體材料的優缺點，矽的擊穿電壓低，但整合度更高；III-IV族化合物Johnson品質因數高，同時擊穿電壓很高，但整合度較低。透過異質整合技術，將兩者整合可以改善器件的整合度、擊穿電壓和頻率特性。

異質整合技術的應用

應用異質整合技術，單片3D SoC已經達到了新階段。美國MIT已經成功

地

把CNTFET、矽基電晶體和RRAM透過3D異質整合工藝整合到同了一個矽晶圓上。這種工藝直接在晶片同一基板上的前一電路層上製作下一個電路層，各層之間採用層間通孔互聯。這種技術讓尺寸更小、效能更強的3D IC成為可能。

單片3D IC 多層結構示意圖

而Intel公司正在推動矽光子的技術。矽光子技術透過將光學器件與電子元件整合，把鐳射用作資訊傳導的介質，從而提升晶片間的連線速度。矽光子技術主要用於解決通訊領域中資料在光子收發器和先進積體電路之間傳輸時出現的瓶頸。

互連成為系統延遲和功耗的主要原因，來源Tomasz Grzela

在微縮技術的加成下，晶片之間的光互連從系統級向晶片封裝內部甚至晶片本身內部擴充套件。Intel的光子產品在2019年開始批量出貨，Intel在300nm矽晶圓上集成了InP光源，把矽器件用於調製等其它功能，而避免使用發光效率低的矽鐳射器。矽光子技術將微型環調製器縮小了1000倍，減少了近百個類似元件。

臺積電提出的SoIC是將多個chiplet以3D堆疊整合，採用3D Fabric進行封裝互聯，使晶片之間的IO間距縮減至1μm；目前臺積電已經可以實現12層堆疊的SoIC。如果臺積電大力推進的SoIC成為下一代晶片系統的主流技術，臺積電在半導體行業的地位將會更加強勢。

國內異質積體電路現狀

目前，上海交通大學、西安電子科技大學、東南大學、中電集團13所、55所，中科院微電子所、上海微系統所都在異質積體電路的設計和工藝方面進行著研究。中電55所透過外延轉移、晶圓鍵合的技術，中電13所透過小晶片組裝，晶圓三維堆疊技術都實現了實現GaAs pHEMT、InP HBT、GaN HEMT 與 Si CMOS的整合。

西安紫光國芯半導體有限公司則成功研發出SeDRAM（Stacked Embedded DRAM，整合嵌入式DRAM）技術，採用奈米級互連技術將DRAM儲存晶圓與邏輯晶圓進行Cu-Cu直接互連整合，開發了基於SeDRAM的3D 4G LPDDR4晶片。

SoC晶圓與晶片結構

紫光國芯開發的多核SoC共有9個網路節點，288個計算核，透過片上網路結構，每個核都可以獨立訪問128Mb的DRAM陣列。採用異質整合技術的多核SoC在S

e

DRAM平臺的頻寬和

功耗方面都有一定優勢，測試表明多核SoC的頻寬較主流HBM2E提升了近2倍；

同時，相對於使用GDDR6的SoC系統，多核SoC單位功耗的頻寬提高了13倍。

SoC晶片效能

異質整合技術能夠實現強大的複雜功能，具備優異的綜合性能；同時，該技術具有靈活性大、可靠性高、研發週期

短

、成本低等特點；

更重要的是異質整合技術可以不受EUV光刻機的限制，是我國擺脫晶片“卡脖子”困境的關鍵技術。

異質整合技術的挑戰

作為後摩爾時代積體電路發展的新方向，異質整合技術目前仍面對著一系列的挑戰。

首先，異質整合電路面臨跨尺度電、熱、應力多物理耦合與演變規律的挑戰。電、熱、應力在時間和空間上分別跨越了7和9個尺度量級，只有認識跨尺度多物理耦合機理，才能建立電路分析設計、工藝製作、測試驗證的基礎。

其次，異質積體電路需要多效能多功能協同，異質電路的設計有兩個核心要求：電磁-熱-應力多物理協同設計與有源/無源電路/天線及數字/類比電路的多功能協同設計；然而電、熱、應力三者的特性常常是互相矛盾的，對此，需要建立智慧化、自動化的協同設計方法學。

此外，異質介面生成與工藝量化調控機理也是需要解決的關鍵科技問題，由於晶格、膨脹係數的差異，需要認識擴散、成核、粘合機理，建立異質介面動力學，透過介面調控融合，保證異質集合的可靠性。

最後，由於異質整合是多種材料三維高密度整合，各單元之間間距只有幾微米，可訪問性差；需要測試的物理量多且互相干擾；在高頻高速的工作狀態下，產生的高頻寄生效應導致異質積體電路的可測性略差。因此，未來還需要得出可測試的充分必要條件。

結語

5G、6G、航天導航、物聯網等關鍵領域都需要毫米波技術，包含數位電路、類比電路、射頻微波電路的毫米波系統對於異質整合的需求更加迫切。發展好後摩爾時代，通往小型化、整合化和智慧化的關鍵技術，將會成為我國積體電路超車發展的新機遇。