「芯視野」Chiplet並非彎道超車殺器！國產IP突圍仍需破除鴻溝與偏見

在全球半導體產業發展歷程中，隨著晶片設計複雜程度不斷提升，研發費用逐步升高，同時伴隨著晶片種類的愈加豐富，衍生出的積體電路、邏輯或單元佈局設計的具有特定功能、可重複使用的電路模組——半導體IP逐漸與EDA並列成為支撐晶片設計的最重要的上游核心技術。簡化IC設計流程的IP複用理念極大地推動了晶片設計產業的繁榮。

世界半導體貿易協會（WSTS）統計的資料，2021年晶片設計IP銷售額同比增長了19。4%，達到54。5億美元。IBS則預計2020~2027年IP市場CAGR為10。5%。國內晶片設計強勁的增長勢頭以及國產化需求同樣對半導體IP“如飢似渴”。中國半導體行業協會資料顯示，2021年國內晶片設計企業數量和銷售額連續兩年突破20%增速；去年設計企業數量達到2810家，同比增長26。7%，然而其中人數在100人以下的小型設計企業佔絕大多數，這就意味這著這些中小型本土設計公司依賴於成熟的IP產品來幫助實現晶片設計。形成鮮明對比的是，在IPnest的全球十大IP供應商榜單中，僅有芯原一家國產IP廠商，在該領域，我國同樣處於初級階段，規模很小，技術和市場競爭性弱，國產化率極低的局面。

晶片設計籤核流程日益複雜，國產IP全覆蓋是迫切任務

隨著晶片設計複雜度不斷提高，設計難度大、成本高、風險大，在引入新工藝後，晶片的籤核流程也變得越來越複雜，引入IP不僅可以加速產品上市時間，還可以降低設計成本和風險。對此，深耕一站式IP長達16年的芯動科技形象地比喻道，晶片IP是晶片的基石，是晶片大廈的磚瓦，“小”IP，撬動“大”市場——IP對產業撬動作用高達600倍，但是由於其技術和生態壁壘，是晶片行業的“硬骨頭”，高速介面IP更成為後摩爾時代高效能晶片系統整合的關鍵。

因此，當前首要的就是本土企業放下“國產IP技不如人”的偏見、加強彼此之間的合作，取長補短，形成1+1>2的國產生態共贏局面。

據芯動科技VP/技術總監高專介紹，芯動目前已實現從130nm到5nm工藝高速混合電路IP核全覆蓋，可以提供CPU/NPU/DPU高效能計算的一站式IP，且所有IP均自主研發，是中國唯一獲全球兩大5奈米工藝線認證的IP提供商。國內外有很多知名晶片設計公司，都使用過芯動的IP技術，其中不乏AMD、微軟、高通這樣的國際巨頭。“我們希望，芯動的IP可以幫助更多國內外客戶，做出更有競爭力的產品。”

芯聯芯認為，近兩年半導體業歷盡“世界的風雲”，正走進最好的時代。

全球每100家晶片設計公司，應有一家可在先進工藝產品成功量產；國內晶片設計公司中一萬家公司中僅有五家公司可量產（＜12nm製程）。

對於半導體行業而言，每顆晶片從設計到量產再到上市熱賣面臨多重考驗：每顆晶片的誕生帶動的是背後900億元的資產，同時需要依次邁過10-13個半衰期門檻；900億元的資產投入離不開國家力量的支援，而邁過10-13個半導體業半衰期，離不開晶片設計服務公司。

芯耀輝技術支援總監劉好朋指出，IP的複用在晶片設計中已經漸漸成為主流，28nm時，單顆晶片中可整合的IP數量平均為87個；5nm時將達到218個，目前產業界以IP核覆用設計為主的SoC佔總數已達90%以上。在SoC設計匯入IP，可以補充中小型設計公司在專業、開發資源和經驗等方面的短板，補充跨界造芯廠商在晶片技術、開發資源和經驗方面的短板，經矽驗證的IP大大降低了研發風險，加快技術產業化週期提升靈活性，並降低設計公司運營成本，使其能夠專注於自身核心競爭力的發展。

奎芯科技認為，IP複用是賦能創新最重要的一環，對IP公司而言，就是透過分工細化為他們賦能，簡化晶片設計流程中的重複性工作，使晶片設計企業能集中精力構建自己的核心護城河。該公司副總裁王曉陽表示，

國內晶片設計的水平進步十分顯著，但是可能更多還侷限在怎麼把晶片設計完並落地。因此當前國內IP公司最緊要的任務是實現半導體IP種類及製程的全覆蓋，

而IP公司加快晶片設計的迭代速度和成本，本質上將加快整個行業的進展。奎芯科技市場及戰略副總裁唐睿補充說，

IP、EDA都是屬於產業鏈上游，所要解決的是工程問題而不是科學問題，而工程問題需要產業鏈上下游進行磨合，

需要客戶幫助發現、解決問題，以進行迭代。因此他強調國產IP只要有機會去不斷嘗試、突破，是非常有機會趕超的。

以當前增長最快的介面IP細分市場為例，唐睿認為，國產介面IP總體處於國產替代的過程，高速互聯IP是相對藍海的市場，對國產廠商也意味著更大的機會。

安謀科技產品研發負責人劉澍指出中國晶片設計產業一個顯著趨勢是，小公司辦大事。現在國內有數千家初創IC設計公司，其中不乏EDA、大晶片、半導體材料等挑戰極大的領域，這些公司從一個很小的規模開始，目標都是突破各自領域的卡脖子問題，這是一個很大的歷史使命。國內也有巨頭型的大公司，需要引領整個行業往前走，而以前可能看蘋果，高通，英特爾等行業龍頭怎麼做，跟隨他們的腳步。

他表示，安謀科技作為合資公司，有兩個最主要的任務和使命，一是把Arm的國際先進技術引入中國，二是讓中國半導體產業繼續與國際保持接軌，並參與到全球的生態建設和產品競爭中去。安謀科技作為IP供應商，要滿足上述趨勢的需求，一方面積極在國內與大企業合作，讓他們能夠基於Arm先進的IP甚至基於此開發出更優的解決方案，向國際一流廠商發起挑戰和競爭，加速國內產業發展；另一方面Arm和安謀科技都開發了一整套的計算引擎IP，讓大、小企業都能跳過長期底層技術積累的過程，迅速地進行最終的應用開發、晶片設計製造和最終上市推出方案，並支撐製造工藝物理庫的IP研發，幫助大型代工廠進行核心的突破。

如何破解客戶對國產IP“鴻溝”與“偏見”？

半導體IP市場主要分為介面IP、處理器IP、儲存器IP以及其他IP（模擬到數字IP和數字到模擬IP）。在這幾大領域，近十年來已經湧現了一批優勢IP創新創業企業。

目前我國三類本土IP供應者都在茁壯成長。一類是像華為海思這樣有自己的IP甚至指令集開發實力，但不對外；二是網際網路巨頭如阿里，其旗下的平頭哥半導體（T-Head）公司在2019年推出基於RISC-V核心的處理器（玄鐵910），加速了中國RISC-V產業化及其生態環境發展；第三類是國內獨立的第三方IP廠商，如芯動科技、芯耀輝、銳成芯微、芯來等眾多IP公司等，立足於各類IP的積累。

儘管如此，國產IP也面臨著與EDA同樣的問題。由於IP業務主要以授權模式為主，壁壘較高，產品生態構建天然護城河，三個EDA巨頭憑藉自身產品線具有獨特優勢，Arm、Imagination等也在各自領域有著絕對的壟斷地位。

極高的使用者粘性大導致新產品難以進入市場提高市佔，而可能面臨高昂的試錯成本也使客戶對國產IP望而生畏。

芯啟源EDA&IP銷售總經理裘燁敏就表示，公司僅僅是做介面IP其中的USB IP contorller就已經感受到很多客戶的擔憂。包括對本土IP供應商寬容度不夠高，儘管本土供應商在定製化能力、7×24小時服務等方面的能力要遠高於海外廠商。

芯聯芯總經理王炳立也深有同感。他強調

，國產自主IP從指標上需要做得更好，至少接近國外產品的指標才能使客戶願意給予試錯的機會。

不過本土供應商雖然能提供更好的定製化服務，但是

定製化和通用性其實存在矛盾，本土廠商需要找到兩者之間的平衡點。

此外，IP產品除了應用性，在易用性方面也需要加強，透過高校設計競賽的方式讓更多使用者接觸國產IP，降低未來設計人員早期使用難度或者參與他們的培養國產，對國產IP及其他工具都非常有必要。

對此，高專提出了他的解決思路，

在IP技術水平滿足產品需求的基礎上，量產經驗豐富、貼近客戶需求、定製能力強且能兜底風險的IP提供商更能為晶片設計企業有效規避風險、加快產品成功面市。

所以國內企業可以優先選擇有知名客戶背書、大量量產經驗的老牌IP廠商，甚至是提供風險共擔合作模式的可信賴夥伴。

劉好朋也提出從IP產品質量、與客戶合作開發以及提供優於國外廠商的定製服務等三個方面來吸引更多的本土客戶。

第一，做的產品要向行業領導廠商靠齊，在某些效能上要達到一個水平甚至超過他們。第二，在客戶願意選用一個新的IP的情況下，也會面臨成熟度的問題，即沒有量產記錄。可以在整個開發週期會與客戶保持緊密的合作，讓其對IP產品有更多深入瞭解加深其信任。第三，針對相關IP提供進一步的設計服務，提供更多更“接地氣”的服務。

不是彎道超車的殺器，Chiplet將如何重塑IP產業？

如果說基於IP複用的SoC理念創造了上一代大規模整合晶片的蓬勃發展，那麼芯粒（Chiplet）和軟體協同設計將會成為晶片突破整合度瓶頸並進一步提升晶片功能和電晶體規模的下一代支柱。

唐睿表示，目前IP市場到2030年能達到100億美元的規模，介面IP市場增速又是整個IP市場增速的2倍，預計Chiplet市場在2030年將超過1000億美元。Chiplet本身也是可以提高良率和降低成本的方法，但並

不能為了Chiplet而做Chiplet，一定是商業和技術雙驅動的結果

，這是必然趨勢。儘管如此，Chiplet產業發展仍是初期，產業鏈各個環節如何協作仍未有定論。例如計算晶片主要包括計算，記憶體和I/O三部分，I/O相對容易獨立，最容易跟上層應用演算法解耦；記憶體可以部分解耦；計算部分是最難解耦的。最終形態可能類似於搭積木，但是要一步一步來。

劉好朋表示，Chiplet不僅可以

解決晶片設計複雜度、不同工藝整合等衍生問題，也增加了IP可複用性、可配性和產品生命週期，使IP供應商得以拓展新的商業模式和發展空間。

在複雜多變的國際環境下，晶片廠商需以一種開放的態度擁抱和迎接介面標準化來助力國內的數字經濟產業數字化SoC的設計。

作為全球極少數成功量產Chiplet的技術提供商之一，芯動科技在Chiplet技術上亦有獨到見解。高專指出，

先進工藝大型SoC晶片，是晶片IP堆積的結晶，而先進工藝大晶片才是晶片的“主戰場”，其中Chiplet技術對IP的依賴更高。

從多年來對各種應用場景的分析和開發來看，高專認為使用Chiplet互聯最理想的環境就是採用UCIe這樣的公開標準，統一標準無疑將實現對大晶片生態更強的賦能。不同晶片只要遵循協議就可以實現互聯。

正是基於其對Chiplet互聯的前瞻性設計思路，芯動從兩三年前開始就在做Chiplet互聯介面的研發，並與今年推出的UCIe不謀而合，因此能在UCle標準推出後不到三週，就宣佈推出物理層相容UCIe國際標準的自主研發IP解決方案-Innolink Chiplet。高專表示，芯動的研發方向之所以能與國際水平保持一致，是因為我們以需求驅動研發的產品理念和定製化的客戶服務，200多次的先進工藝流片紀錄和60億顆SoC晶片授權量產帶給芯動的不止是成熟經驗和良好口碑，更是在技術方面的敏銳洞察和前瞻佈局。芯動一直在用實際突破和應用成果證明實力，展現國產IP的無限潛力。

芯啟源產品市場總監胡侃從商業化落地、產業化落地的角度補充說，

當前國內Chiplet生態不在於供應商是否能實現更先進的工藝，反而是需要異構融合滿足商業或客戶場景需求。

例如DPU如果僅僅用於資料處理的場景，可能用28nm工藝就夠了，但是DPU未來的發展，要融合人工智慧、機器學習，以及更多的CPU+GPU+DPU等超異構的大晶片能力，對Chiplet的要求顯然更高。

王炳立表示，IP供應商本身也是EDA工具的使用者，在Chiplet層面也期待有越來越多國產工具可用，在具有工業可持續性和成本優勢的同時，也需要產業鏈跨領域協同的合作。

劉澍指出EDA、IC設計、代工廠這個鐵三角是共同最佳化的關係，歷史上在每一代工藝節點上都是一起探索應對新的挑戰。代工廠製造工藝有什麼變化？相應的器件工藝影響到IC設計，需要做什麼樣的最佳化和適配？反過來設計方面的更新，對代工廠也帶來很大壓力，需要在生產中進行反覆除錯、最佳化的相互校正過程。對EDA的要求更高，無論是裝置、製造都需要提供非常強的自動化驗證能力和預測能力，設計工具與過去十年也發生了巨大的變化。過去十年EDA軟體靠模擬達到故障覆蓋率，現在需要增加很多驗證工具以及軟體級的驗證才能達到。因此未來EDA、設計、製造這個“鐵三角”依然需要相互合作來完成技術的迭代和演進。

Chiplet也是如此，國內應該以開放的心態加入到國際產業生態中去，同時也探索國內的標準，透過“兩條腿走路”，既能實現技術上的互通，也能在部分標準和定義上實現自主可控，達到生態共同繁榮的目的。

劉澍還強調，

Chiplet雖然前景光明，是可以幫助產業升級和跨越摩爾定律的技術，但是不能認為它是填補與國外差距、彎道超車的殺器。

Chiplet是Die-to-Die、chip-to-chip的設計，但是它會對整個晶片的拓撲結構帶來很大的影響，與IP、EDA、製造都密切相關。這條路我們才剛剛開始，離成熟並且大規模使用還很遠。在此之前，需要IP廠商、晶片設計廠商、製造封測廠商等在多個維度合作，在協議和傳輸層齊頭並進，以促成Chiplet的成熟。

截止目前，國內半導體企業已有芯原、芯動科技、芯耀輝、芯和半導體、芯雲凌、長芯儲存、長電、超摩科技、奇異摩爾、牛芯半導體、奎芯科技等多家大陸企業先後宣佈加入UCIe行業聯盟，隨著這些廠商在各自領域實力不斷加強，有望在Chiplet發展期迎來重大進步，實現以中國Chiplet生態的繁榮。（校對/張軼群）