HMC7044的原理圖設計（一）

概述

目前對資料取樣的精度越來越高，促使AD不僅解析度高，而且取樣率也高。

JESD204B介面

解決了高速AD與FPGA之間的資料傳輸。JESD204B介面對時鐘的要求很高，尤其是多個高速AD並行採集。HMC7044時鐘晶片為JESD204B介面時鐘提供了很好的解決方案。

HMC7044的概述

HMC7044是低相位噪聲，低抖動的雙環路的時鐘發生器。可以為並口和串列埠（JESD204B）的高速AD提供所需的時鐘訊號。HMC7044的頻率協調範圍2。5G和3。0G。透過SPI介面配置內部暫存器。HMC7044有四路輸入時鐘，輸入訊號可以是差分也可以是單端訊號；輸出時鐘14路。HMC7044的14路輸出（DCLK和SYSREF）可配置CML、LVDS、LVPECL 和 LVCMOS 等訊號標準。圖1是

HMC7044

的系統框圖。

圖1

HMC7044的原理圖設計

HMC7044的原理圖設計如圖2，圖3。

電源部分

：PIN_10（HMC7044的引腳10）為晶片HMC7044的內部壓控震盪電路供電，需要一個乾淨的電源，由U14為其單獨供電。如果不怎麼考慮成本和PCB板的尺寸，PIN_38、PIN_51也要單獨供電。晶片HMC7044的電源建議用LDO晶片。如果沒辦法用太多的電源，可以在晶片的電源引腳與LDO晶片之間加磁珠。例如PIN_26最大供應電流500mA，PIN_51最大供應電流80mA；磁珠就要加在PIN_51引腳上。引腳PIN_51的目標阻抗要大於PIN_26的目標阻抗。 如果用磁珠去隔離電源之間干擾，磁珠的後面（磁珠與晶片的電源引腳之間）一定要加一個大容量的電容。因為即使在低頻下磁珠的阻抗也可能高於你的板子的目標阻抗。晶片HMC7044的電源部分有不同容值組成的電源濾波電路，只是圖2圖3沒有顯示出來。

輸入輸出：

HMC7044有4路輸入，14路輸出。取樣交流耦合，時鐘特別是差分時鐘，一般都取樣電容耦合，主要是防止輸入輸出的共模電壓不匹配。

待續

圖2

圖3